IBM представила перший 0,7-нм технологічний процес і тривимірну архітектуру наностекових транзисторів

IBM представила першу в галузі технологію виробництва кремнієвих мікросхем субнанометрового класу з розміром 0,7 нм, або 7 ангстрем. Ця технологія стала розвитком ідеї нанопровідних каналів, повністю оточених затворами (GAA, Gate-All-Around). Практичне впровадження технологічного процесу має відбутися не пізніше 2031 року, що обіцяє суттєве скорочення енергоспоживання чіпів при зростанні продуктивності.

Наразі IBM разом із японською компанією Rapidus перебуває на етапі впровадження масового виробництва 2-нм чіпів із нанопровідними транзисторними GAA-каналами. Технологія з’явилася близько 15 років тому у співпраці з компанією Samsung, шляхи якої з IBM пізніше розійшлися. Незважаючи на перехід від FinFET до GAA, масиви транзисторів на кристалі продовжують залишатися, по суті, планарними. «Справжнє 3D» ще попереду, коли транзистори будуть розміщуватися один над одним у два, а то й більше шарів. Роботи в цьому напрямку ведуться з дедалі більшою інтенсивністю, і компанія IBM також бере участь у цій грі.

Як стало відомо, наступним кроком IBM після «наносторінкової» транзисторної архітектури стане «наностекова» архітектура (NanoStack). Замість подальшого «плоского» стиснення транзисторів на поверхні пластини IBM пропонує вертикально та зі зміщенням укладати транзистори один відносно одного на зразок технології CFET, запропонованої бельгійським дослідницьким центром IMEC. За відсутності ілюстрації від IBM для наочності розмістимо ілюстрацію IMEC, як це може виглядати.

На думку IBM, у наносторінкових транзисторів кращий контроль каналу та менше витоків, але для подальшого зростання щільності масштабування слід перенести у «третій вимір». Це забезпечить розв’язку за допомогою надтонких діелектриків, можливість роздільного проектування верхнього та нижнього каналів і електричні характеристики, порівнянні з характеристиками наносторінкових транзисторів або такі, що їх перевершують. Таким чином, на кристалі розміром приблизно з ніготь, як на головній ілюстрації, IBM обіцяє розмістити майже 100 млрд транзисторів, що приблизно вдвічі щільніше за її 2-нм технологію Gate-All-Around, представлену у 2021 році.

За розрахунками IBM, новий технологічний процес може забезпечити до 50 % приросту продуктивності або до 70 % підвищення енергоефективності порівняно з 2-нм технологічним процесом. Окремо наголошується на можливості на 40 % поліпшити масштабування SRAM, що важливо для прискорювачів штучного інтелекту: чим більше швидкої пам’яті можна розмістити поруч із обчислювальними блоками, тим менше енергії витрачається на переміщення даних між процесором і зовнішньою пам’яттю. Саме енергоспоживання та охолодження стають головним обмежувачем зростання дата-центрів для штучного інтелекту, з чим компанія обіцяє, так чи інакше, впоратися.